- 検証/原文●duck 編集●ハッチ
本題に入る前に、メモリタイミングの豆知識
さらに、duck氏はメモリタイミングの豆知識を解説している。メモリタイミングは局所的に数字を小さくすればいいわけではない。全ての項目のバランスが重要になる。ここからはチューニングする際によく使われる項目のそれぞれの役割を紹介している。
DRAM CAS# Latency(CL)
最も重要な項目でメモリがCPUからデータのリクエスト（Column Address Strobe）を受け取ってから、実際にそのデータを読み出して出力し始めるまでの待ち時間を示す。メモリ内の行（Row）を指定してから、列（Column）を指定して読み取り（Read）を実行するまでの待機時間。
DRAM RAS# to CAS# Delay Read(tRCD)
メモリ内の行（Row）を指定してから、列（Column）を指定して読み取り（Read）を実行するまでの待機時間。
DRAM RAS# to CAS# Delay Write(tRCDWR)
メモリ内の行を指定してから、列を指定して書き込み（Write）を実行するまでの待機時間。
DRAM RAS# PRE Time(tRP)
現在開いているメモリの行を閉じて（プリチャージ）、次の行を開ける準備ができるまでの待機時間。
DRAM RAS# ACT Time(tRAS)
メモリの行を開いてから、次に閉じる（プリチャージする）までに最低限維持しなければならない時間。通常、他の主要タイミングの合計値よりも大きく設定される。tRCD+tRPの値付近から下の数値で試していく。
DRAM Command Rate(CR)
メモリコントローラーからメモリチップに対して、コマンド（命令）を送信してから受け付けられるようになるまでの間隔。「1T」と「2T」 があり、「1T」の方が高速。
DRAM RAS# to RAS# Delay L(tRRD_L)
異なるバンク（行）に対してアクティブ化（RAS）コマンドを発行する際の間隔を制御する。異なるバンクグループ間など、少し離れた領域にアクセスする場合の長い遅延。
DRAM RAS# to RAS# Delay S(tRRD_S)
同一のバンクグループ内など、連続してアクセスする場合の短い遅延。
DRAM REF Cycle Time(tRFC)
メモリ内部のデータをリフレッシュするサイクルが完了してから、次の通常コマンドを発行できるようになるまでの時間（クロック数）。メモリの容量（GB）が大きいほど大きな値が必要になる。
DRAM REF Cycle Time Same Bank(tRFCsb)
DDR5などで導入された項目で、特定の単一バンク（Same Bank）に対するリフレッシュサイクル完了後の遅延時間を制御する。
DRAM Refresh Interval(tREFI)
メモリがデータを維持するために、リフレッシュ処理を行う「間隔（頻度）」を指定する。
一般的に値を大きくする（リフレッシュの頻度を減らす）とベンチマークスコアやパフォーマンスが向上する。温度に影響されやすい。
DRAM FOUR ACT WIN Time(tFAW)
4つの異なるバンクに対してアクティブ化コマンドを連続して発行する際の、最小の時間窓（ウィンドウ）」を指定する。通常、tRRDの値と連動して調整される。
DRAM CAS Write Latency(tCWL)
メモリに対するReadとWriteのうち、書き込み動作のレイテンシを決定する重要なタイミングパラメータの一つ。通常、tCLと同値。(CL30ならtCWLも30)tWTRなどとも連動して決定されることが多い。
実際にタイミングを詰めていく
ここからが本番、duck氏は今回Hynix A-dieを使用しているので、少し強気なセッテイングをしたとのこと。関連する電圧をあらかじめ高めに設定し、動作クロックを設定する。タイミングをプライマリーからサブタイミングまで手入力していく。電圧が余ったら切り捨てていくといった手順でセッティングを行っている。
Micronなどは電圧が高すぎても起動できないなど、電圧耐性は高くないので定格から少しづつ上げていくのがベスト。
まずは「F2」を押したまま電源を押してBIOS画面に入り、EZ Modeの画面で「F7」を押して「Advanced Mode」に切り替える。以下、各種項目は「Extreme Tweaker」タブ内にある。
ROG MAXIMUS Z890 APEXの購入はこちら！(Yahoo!ショッピング)
コメント